Producten

XC7Z020

Korte beschrijving:

onderdeel nummer:XC7Z020

fabrikant:AMD Xilinx

Fabrikantnummer:XC7Z020

beschrijven:IC SOC CORTEX-A9 667MHZ 484BGA

Originele standaard leveringsdatum in de fabriek:52 weken

uitbreiden op:Dual-core ARM® Cortex®-A9 MPCore™ Embedded System-on-Chip (SOC) SoC) IC Zynq®-7000 Artix™-7 FPGA met CoreSight™, 85K logische eenheid 667MHz 484-CSPBGA(19×19)


Product detail

Productlabels

Producteigenschappen:

TYPE BESCHRIJVEN
categorie Geïntegreerde schakeling (IC)  Ingebed  Systeem-op-chip (SoC)
fabrikant AMD Xilinx
serie Zynq®-7000
pakket dienblad
Product status Te koop
structuur MCU, FPGA
Kernprocessor Dual-core ARM® Cortex®-A9 MPCore™ met CoreSight™
Grootte van het flash-geheugen -
RAM-grootte 256 KB
randapparaat DMA
Verbindingsvermogen CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG
snelheid 667 MHz
Belangrijkste attributen Artix™-7 FPGA, 85K logische eenheid
Werktemperatuur -40°C ~ 100°C (TJ)
Pakket/behuizing 484-LFBGA, CSPBGA
Toestelpakket leverancier 484-CSPBGA (19x19)
I/O-nummer 130
Basis productnummer XC7Z020

Milieu- en exportclassificatie:

ATTRIBUUT BESCHRIJVEN
RoHS-status Leef ROHS3-specificatie na
Vochtgevoeligheidsniveau (MSL) 3(168 uur)
REACH-status Niet-REACH-producten
ECCN 3A991D
HTSUS 8542.39.0001

Zynq-7000 SoC eerste generatie architectuur:
De Zynq®-7000-familie is gebaseerd op de Xilinx SoC-architectuur.Deze producten integreren een feature-rijke dual-core of single-core ARM® Cortex™-A9-gebaseerd verwerkingssysteem (PS) en 28 nm Xilinx programmeerbare logica (PL) in één enkel apparaat.De ARM Cortex-A9-CPU's vormen het hart van de PS en omvatten ook geheugen op de chip, externe geheugeninterfaces en een uitgebreide set interfaces voor perifere connectiviteit.Processing System (PS) Op ARM Cortex-A9 gebaseerde Application Processor Unit (APU) • 2,5 DMIPS/MHz per CPU • CPU-frequentie: tot 1 GHz • Coherente multiprocessorondersteuning • ARMv7-A-architectuur • TrustZone®-beveiliging • Thumb®-2-instructie set • Jazelle® RCT-uitvoering Omgevingsarchitectuur • NEON™-mediaverwerkingsengine • Enkele en dubbele precisie Vector Floating Point Unit (VFPU) • CoreSight™ en Program Trace Macrocell (PTM) • Timer en onderbrekingen • Drie watchdog-timers • Eén globale timer • Twee triple-timer tellers Caches • 32 KB Level 1 4-weg set-associatieve instructie en datacaches (onafhankelijk voor elke CPU) • 512 KB 8-way set-associatieve Level 2 cache (gedeeld tussen de CPU's) • Byte-pariteitsondersteuning On-Chip geheugen • On-chip opstart-ROM • 256 KB on-chip RAM (OCM) • Bytepariteitsondersteuning Externe geheugeninterfaces • Multiprotocol dynamische geheugencontroller • 16-bits of 32-bits interfaces naar DDR3, DDR3L, DDR2 of LPDDR2-geheugens • ECC-ondersteuning in 16-bits modus • 1 GB adresruimte met single rang van 8-, 16- of 32-bit brede geheugens • Statische geheugeninterfaces • 8-bit SRAM databus met maximaal 64 MB ondersteuning • Parallelle NOR flash-ondersteuning • ONFI1.0 NAND flash-ondersteuning (1-bit ECC ) • 1-bit SPI, 2-bit SPI, 4-bit SPI (quad-SPI), of twee quad-SPI (8-bit) seriële NOR flash 8-kanaals DMA-controller • Geheugen-naar-geheugen, geheugen-naar -randapparatuur, periferie-naar-geheugen en scatter-gather transactie-ondersteuning I/O-randapparatuur en interfaces • Twee 10/100/1000 tri-speed Ethernet MAC-randapparatuur met IEEE Std 802.3 en IEEE Std 1588 revisie 2.0 ondersteuning • Scatter-gather DMA vermogen • Erkenning van 1588 rev.2 PTP-frames • GMII-, RGMII- en SGMII-interfaces • Twee USB 2.0 OTG-randapparaten, elk met ondersteuning voor maximaal 12 eindpunten • USB 2.0-compatibele IP-kern van apparaat • Ondersteunt on-the-go, high-speed, full-speed en low- snelheidsmodi • Intel EHCI-compatibele USB-host • 8-bits ULPI externe PHY-interface • Twee volledige CAN 2.0B-compatibele CAN-businterfaces • CAN 2.0-A en CAN 2.0-B en ISO 118981-1-conform • Externe PHY-interface • Twee SD /SDIO 2.0/MMC3.31-compatibele controllers • Twee full-duplex SPI-poorten met drie perifere chipselecties • Twee snelle UART's (tot 1 Mb/s) • Twee master- en slave-I2C-interfaces • GPIO met vier 32-bits banken , waarvan maximaal 54 bits kunnen worden gebruikt met de PS I/O (één bank van 32b en één bank van 22b) en maximaal 64 bits (maximaal twee banken van 32b) aangesloten op de programmeerbare logica • Tot 54 flexibele gemultiplexte I/O (MIO) voor perifere pintoewijzingen Interconnect • Connectiviteit met hoge bandbreedte binnen PS en tussen PS en PL • Gebaseerd op ARM AMBA® AXI • QoS-ondersteuning op kritischel masters voor latency en band.


  • Vorig:
  • Volgende:

  • Laat een bericht achter

    gerelateerde producten

    Laat een bericht achter